Контрольная работа по физике

Полевые элементы устройств хранения информации

Базовыми элементами исполнения запоминающих устройств на МДП-транзисторах являются статические и динамические элементы памяти (ЭП) [3, 8, 11]. Схемы статических ЭП изображены на рисунках 3.27, а, б. В них применяются статические триггеры, составленные из активных МДП-транзисторов VT5, VT6 и динамических нагрузочных сопротивлений, исполненных на транзисторах VT3, VT4 c одним типом канала (см. рис. 3.27, а) и разным типом канала (см. рис. 3.27, б). Транзисторы VТ1 и VТ2 используются в качестве вентилей подключения к триггеру, В статическом состоянии адресная шина заземлена, и транзисторы VТ1, VТ2 закрыты, изолируя триггер от разрядных шин. На рисунке 3.27, в приведены временные диаграммы функционирования статического ЭП.

При считывании, с результате подачи импульса в адресную шину, транзисторы VТ1, VТ2 отпираются и контролируется ток, протекающий через открытую половину триггера. Подбором амплитуды напряжения считывания обеспечивается неизменное состояние триггера с тем, чтобы осуществить неразрушающее считы­вание. При записи одна из разрядных шин получает потенциал общего провода и в узлах триг­гера устанавливаются соответствующие уровни напряжений. Потребление энергии в стати­ческих режимах определяется нагрузочными транзисторами VТЗ, VТ4 и слабо не зависит от смены режимов считывания – записи.

Рисунок 3.27

Существенное снижение потребляемой мощности статических ЭП можно достигается в схеме на рисунке 3.27, б с применением МДП-транзисторов с ка­налами разных типов проводимостей, где один из транзисторов в последо­вательной паре «активный прибор-нагрузка» всегда открыт, а второй — всегда закрыт, поэтому потребляемая эле­ментом мощность мала и определяется в статическом режиме лишь токами утечки.

Наряду с малым рассеиванием энергии, что обеспечивает их высокую надежность, к достоинствам таких схем относятся высокая степень исполь­зования напряжения питания (размах выходного сигнала практически равен этому напряжению), большая помехоустойчивость, способность работать от одного источ­ника питания с низкими требованиями по стабильности  напряжения. Недостатком КМДП схем, как отмечалось, являются повышение в сравнении с одноканальными структурами удельной стоимости ЭП и меньшая плотность упаковки.

Динамические интегральные ЭП на МДП-транзисторах позволяют добиться трех-, четырехкратного увеличения плотности упаковки информации, по сравнению со статическими ЭП, вместе с повышением быстродействия и снижением уровня рассеиваемой энергии.

Информация в динамическом ЭП сохраняется в виде заряда емкости С р-n-переходов МДП-транзисторов. Хранящуюся в динами­ческом ЭП информацию необходимо периодически обновлять, поскольку заряд такого запоминающего «кон­денсатора» постоянно уменьшается из-за действия токов утечки. По­стоянная времени такого разряда лежит в пределах от нескольких миллисекунд до секунды при величине ёмкости 0,05–0,2 пф. Для об­новления информации, помимо обыч­ных источников питания, использу­ют внешние источники тактирова­ния или источники синхросигналов. Основной отличительной чертой динамического ЭП является количе­ство используемых в нем транзисто­ров. На рисунке 3.28 показаны различ­ные конфигурации динамическо­го ЭП.

Рисунок 3.28

В однотранзисторном ЭП (см рис. 3.28, а) используются одна ад­ресная шина и одна разрядная. Обе работают как при записи, так и при считывании. Запоминающим узлом является емкость стока МДП-транзистора. В таком ЗУ информа­ция обновляется поочередно — по одному ряду матриц за цикл. Прин­цип работы ЭП основан на том, что при считы­вании возбужденная адресная шина передает заряд от запоминающего конденсатора в разрядную шину, а при записи устанавливается определенный уровень напряжения в разрядной шине, после чего возбуждается адресная шина. Считывание, как и обновление, происходит с разрушением инфор­мации, поэтому любой цикл в пределах матрицы включает обе операции — записи и считывания.

В двухтранзнсторном ЭП (см. рис. 3.28, б) имеются раздельные шины для записи и считывания. Эта схема также работает с разрушающим считыванием.

Варианты схем трехтранзисторных динамических ЭП изображены на рисунке 3.28, в. В них могут использоваться как раздельные, так и общие для записи и считывания адресные и разрядные шипы. Триггерные схемы в таких ЭП обычно не применяются. Состояние элемента определяется уровнем заряда паразитной емкости в запоминающем узле, которым является емкость затвора одного из МДП-транзисторов. Обновляется информация в ЭП путем ее считывания в усилитель об­новления и повторной записи в ЭП, т.е. трехтранзисторные ЭП также функционируют в режиме разрушаюшего считывания.

Четырехтранзисторный ЭП (см. рис. 3.28, г) представляет собой триггер. В схеме используется одна общая адресная шина и дифференциальная пара информационных (разрядных) шин, используемых как при считывании, так и при записи. При обра­щении в процессе считывания связанные с адресной шиной транзисторы работают как нагрузочные сопротивления, образуется обычный триггер, информация считывается без ее разрушения. Необходимость в проведении регенеративной перезаписи отпадает, однако и в таком ЭП обновление информации необходимо, поскольку заряд паразитной емкости затвора понижается за счет токов утечки. Обновлению обычно одновременно под­вергаются данные во всех ЭП, расположенных на одной интегральной подложке.

Структурная схема динамической МДП БИС, показана на рисунке 3.29. Массив ЭП организован в матрицу, содержащую n строки и n столбца. Младшая половина адресного кода декодируется дешифратором строк (ДшСт) для выбора определенной строки, а старшая половина разрядов декодируется для выбора столбцов. Ячейка памяти выбирается по сигналу совпадения выбранных строки и столбца. Сигнал выбор кристалла управляет буферными схемами ввода — вывода (БФ1, БФ2), разрешая при наличии сигнала Запись на входе Чтение — Запись занесение инфор­мации в выбранную ячейку памяти, а при наличии сигнала Чтение на этом же вхо­де — вывод считанной информации.

Рисунок 3.29

Так как в динамических ЭП информация сохраняется определенное время, то ее необходимо восстанавливать, по крайней мере, через время, равное времени хранения. Режим восстановления данных (регенерации) реализуется в матричных организациях ЗУ (см. рис. 3.29) построчно перебором состояний разрядов младшей половины адресного кода при активных сигналах Выбор кристалла и Чтение.

По­требляемая мощность МДП ЗУ без потери хранимых данных может быть уменьшена путем пони­жения напряжения источника питания в режиме хранения. В режимах чтения, за­писи и регенерации значение напряжения источника питания должно быть восста­новлено до номинального.

Конструкции МДП-транзисторов

Алгоритмы проектирования МДП-транзисторов ИМС

Защита конструкций МДП-микросхем Для зашиты МДП-приборов от воздействия статического электричества в процессе их производства и эксплуатации, а также для борьбы с паразитными каналами предусматриваются комментируемые далее решения

Логический инвертор с активной нагрузкой МДП

Логические элементы на МДП-структурах


Импульсные и цифровые устройства